From 2cc4c516f5b283bb1b16afcc753c07b26e538c39 Mon Sep 17 00:00:00 2001
From: Lucien Zhao <lucien.zhao@nxp.com>
Date: Mon, 28 Jul 2025 10:27:11 +0800
Subject: [PATCH 1/2] mcux: scripts: pinctrl: modify lpc_cfg_utils.py to adapt
 RT 3 digital platforms

Differentiate between the RT700 and RT500/600 platforms to generate pinctrl
files in their respective formats

Signed-off-by: Lucien Zhao <lucien.zhao@nxp.com>
---
 mcux/scripts/pinctrl/lpc/lpc_cfg_utils.py | 22 +++++++++++++++++++---
 1 file changed, 19 insertions(+), 3 deletions(-)

diff --git a/mcux/scripts/pinctrl/lpc/lpc_cfg_utils.py b/mcux/scripts/pinctrl/lpc/lpc_cfg_utils.py
index cdd5458af7..22b1a79261 100644
--- a/mcux/scripts/pinctrl/lpc/lpc_cfg_utils.py
+++ b/mcux/scripts/pinctrl/lpc/lpc_cfg_utils.py
@@ -679,7 +679,7 @@ def write_pinctrl_defs(self, outputfile):
             " */\n"
             "\n")
 
-        if self._imx_rt:
+        if self._imx_rt == 'MIMXRT7XX':
             # Notes on the below macro:
             # Due to IOPCTL instance number is nonunique, index variable is
             # introduced to represent the label of IOPCTL instance. We use
@@ -693,9 +693,22 @@ def write_pinctrl_defs(self, outputfile):
             # Store the mux value at the offset it will actually be written to the
             # configuration register
             mux_macro = ("#define IOPCTL_MUX(index, offset, mux)\t\t\\\n"
-                "\t((((index) & 0xF) << 16) |\t\t\\\n"
+                "\t((((index) & 0x7) << 15) |\t\t\\\n"
                 "\t(((offset) & 0xFFF) << 20) |\t\t\\\n"
                 "\t(((mux) & 0xF) << 0))\n\n")
+        elif self._imx_rt == 'MIMXRT5/6XX':
+            # Notes on the below macro:
+            # We store the pin and port values as an offset, because some pins
+            # do not follow a consistent offset. We use 12 bits to store this
+            # offset.
+            # Mux values range from 0-15, so we give 4 bits
+            # shift the offset to the MSBs of the mux value, so they
+            # don't conflict with pin configuration settings
+            # Store the mux value at the offset it will actually be written to the
+            # configuration register
+            mux_macro = ("#define IOPCTL_MUX(offset, mux)\t\t\\\n"
+                "\t((((offset) & 0xFFF) << 20) |\t\t\\\n"
+                "\t(((mux) & 0xF) << 0))\n\n")
         else:
             # Notes on the below macro:
             # We store the pin and port values as an offset, because some pins
@@ -740,9 +753,12 @@ def write_pinctrl_defs(self, outputfile):
                     offset = mux.get_offset()
                     label = mux.get_name()
                     mux = mux.get_mux()
-                    if self._imx_rt:
+                    if self._imx_rt == 'MIMXRT7XX':
                         file.write(f"#define {label} IOPCTL_MUX({index}, {offset}, {mux}) "
                             f"/* PIO{sig_port}_{sig_pin} */\n")
+                    elif self._imx_rt == 'MIMXRT5/6XX':
+                        file.write(f"#define {label} IOPCTL_MUX({offset}, {mux}) "
+                            f"/* PIO{sig_port}_{sig_pin} */\n")
                     else:
                         file.write(f"#define {label} IOCON_MUX({offset}, {pin_type}, {mux}) "
                             f"/* PIO{sig_port}_{sig_pin} */\n")

From eda0d6c3b67465ddfa091a4e985169f128895a6d Mon Sep 17 00:00:00 2001
From: Lucien Zhao <lucien.zhao@nxp.com>
Date: Mon, 28 Jul 2025 10:29:34 +0800
Subject: [PATCH 2/2] dts: nxp: nxp_imx: update rt700 partnumber to B0

- Delete original A0 pinctrl
- Generate new B0 pinctrl files using 25.09 data,
  there is no difference found.

Signed-off-by: Lucien Zhao <lucien.zhao@nxp.com>
---
 ...AR-pinctrl.h => MIMXRT735SGAWBR-pinctrl.h} | 57 +++++++-------
 ...FOA-pinctrl.h => MIMXRT735SGFOB-pinctrl.h} | 74 ++++++++-----------
 ...AR-pinctrl.h => MIMXRT758SGAWBR-pinctrl.h} | 57 +++++++-------
 ...FOA-pinctrl.h => MIMXRT758SGFOB-pinctrl.h} | 74 ++++++++-----------
 ...AR-pinctrl.h => MIMXRT798SGAWBR-pinctrl.h} | 57 +++++++-------
 ...FOA-pinctrl.h => MIMXRT798SGFOB-pinctrl.h} | 74 ++++++++-----------
 6 files changed, 171 insertions(+), 222 deletions(-)
 rename dts/nxp/nxp_imx/rt/{MIMXRT735SGAWAR-pinctrl.h => MIMXRT735SGAWBR-pinctrl.h} (98%)
 rename dts/nxp/nxp_imx/rt/{MIMXRT798SGFOA-pinctrl.h => MIMXRT735SGFOB-pinctrl.h} (98%)
 rename dts/nxp/nxp_imx/rt/{MIMXRT798SGAWAR-pinctrl.h => MIMXRT758SGAWBR-pinctrl.h} (98%)
 rename dts/nxp/nxp_imx/rt/{MIMXRT735SGFOA-pinctrl.h => MIMXRT758SGFOB-pinctrl.h} (98%)
 rename dts/nxp/nxp_imx/rt/{MIMXRT758SGAWAR-pinctrl.h => MIMXRT798SGAWBR-pinctrl.h} (98%)
 rename dts/nxp/nxp_imx/rt/{MIMXRT758SGFOA-pinctrl.h => MIMXRT798SGFOB-pinctrl.h} (98%)

diff --git a/dts/nxp/nxp_imx/rt/MIMXRT735SGAWAR-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT735SGAWBR-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT735SGAWAR-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT735SGAWBR-pinctrl.h
index a074ac28d3..e77d5d957a 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT735SGAWAR-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT735SGAWBR-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT735SGAWAR/signal_configuration.xml
+ * from MIMXRT735SGAWBR/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
-#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_
+#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -464,13 +464,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -570,6 +570,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -855,6 +856,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1223,13 +1225,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1568,28 +1563,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1622,14 +1617,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
diff --git a/dts/nxp/nxp_imx/rt/MIMXRT798SGFOA-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT735SGFOB-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT798SGFOA-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT735SGFOB-pinctrl.h
index 461ea35599..768de6f54b 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT798SGFOA-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT735SGFOB-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT798SGFOA/signal_configuration.xml
+ * from MIMXRT735SGFOB/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
-#define _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_
+#define _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -590,13 +590,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -798,6 +798,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -1051,7 +1052,6 @@
 #define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
 #define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
-#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
@@ -1064,13 +1064,6 @@
 #define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
-#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
 #define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
 #define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
@@ -1105,6 +1098,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1167,6 +1161,7 @@
 #define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
 #define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
 #define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
+#define EZHV_PIO20_PIO3_4 IOPCTL_MUX(0, 100, 4) /* PIO3_4 */
 #define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
 #define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
 #define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
@@ -1556,13 +1551,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1917,28 +1905,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1971,14 +1959,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
@@ -1994,7 +1982,7 @@
 #define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
 #define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
-#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
+#define PDM_DATA0_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
 #define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
@@ -2002,7 +1990,7 @@
 #define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
-#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
+#define PDM_DATA1_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
 #define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
@@ -2010,7 +1998,7 @@
 #define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
-#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
+#define PDM_DATA2_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
 #define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
@@ -2018,7 +2006,7 @@
 #define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
-#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
+#define PDM_DATA3_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
 #define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
diff --git a/dts/nxp/nxp_imx/rt/MIMXRT798SGAWAR-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT758SGAWBR-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT798SGAWAR-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT758SGAWBR-pinctrl.h
index 088995e8bb..a85c9612d0 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT798SGAWAR-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT758SGAWBR-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT798SGAWAR/signal_configuration.xml
+ * from MIMXRT758SGAWBR/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGAWAR_
-#define _ZEPHYR_DTS_BINDING_MIMXRT798SGAWAR_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT758SGAWBR_
+#define _ZEPHYR_DTS_BINDING_MIMXRT758SGAWBR_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -464,13 +464,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -570,6 +570,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -855,6 +856,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1223,13 +1225,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1568,28 +1563,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1622,14 +1617,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
diff --git a/dts/nxp/nxp_imx/rt/MIMXRT735SGFOA-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT758SGFOB-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT735SGFOA-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT758SGFOB-pinctrl.h
index 21e708dc4f..fdd5c03b47 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT735SGFOA-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT758SGFOB-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT735SGFOA/signal_configuration.xml
+ * from MIMXRT758SGFOB/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGFOA_
-#define _ZEPHYR_DTS_BINDING_MIMXRT735SGFOA_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT758SGFOB_
+#define _ZEPHYR_DTS_BINDING_MIMXRT758SGFOB_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -590,13 +590,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -798,6 +798,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -1051,7 +1052,6 @@
 #define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
 #define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
-#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
@@ -1064,13 +1064,6 @@
 #define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
-#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
 #define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
 #define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
@@ -1105,6 +1098,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1167,6 +1161,7 @@
 #define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
 #define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
 #define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
+#define EZHV_PIO20_PIO3_4 IOPCTL_MUX(0, 100, 4) /* PIO3_4 */
 #define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
 #define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
 #define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
@@ -1556,13 +1551,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1917,28 +1905,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1971,14 +1959,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
@@ -1994,7 +1982,7 @@
 #define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
 #define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
-#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
+#define PDM_DATA0_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
 #define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
@@ -2002,7 +1990,7 @@
 #define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
-#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
+#define PDM_DATA1_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
 #define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
@@ -2010,7 +1998,7 @@
 #define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
-#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
+#define PDM_DATA2_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
 #define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
@@ -2018,7 +2006,7 @@
 #define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
-#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
+#define PDM_DATA3_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
 #define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
diff --git a/dts/nxp/nxp_imx/rt/MIMXRT758SGAWAR-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT798SGAWBR-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT758SGAWAR-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT798SGAWBR-pinctrl.h
index 655b2adef7..277286cede 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT758SGAWAR-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT798SGAWBR-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT758SGAWAR/signal_configuration.xml
+ * from MIMXRT798SGAWBR/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT758SGAWAR_
-#define _ZEPHYR_DTS_BINDING_MIMXRT758SGAWAR_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGAWBR_
+#define _ZEPHYR_DTS_BINDING_MIMXRT798SGAWBR_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -464,13 +464,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -570,6 +570,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -855,6 +856,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1223,13 +1225,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1568,28 +1563,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1622,14 +1617,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
diff --git a/dts/nxp/nxp_imx/rt/MIMXRT758SGFOA-pinctrl.h b/dts/nxp/nxp_imx/rt/MIMXRT798SGFOB-pinctrl.h
similarity index 98%
rename from dts/nxp/nxp_imx/rt/MIMXRT758SGFOA-pinctrl.h
rename to dts/nxp/nxp_imx/rt/MIMXRT798SGFOB-pinctrl.h
index 3e5f006377..826b5a4e1a 100644
--- a/dts/nxp/nxp_imx/rt/MIMXRT758SGFOA-pinctrl.h
+++ b/dts/nxp/nxp_imx/rt/MIMXRT798SGFOB-pinctrl.h
@@ -1,13 +1,13 @@
 /*
  * NOTE: File generated by gen_soc_headers.py
- * from MIMXRT758SGFOA/signal_configuration.xml
+ * from MIMXRT798SGFOB/signal_configuration.xml
  *
- * Copyright 2024, NXP
+ * Copyright 2025, NXP
  * SPDX-License-Identifier: Apache-2.0
  */
 
-#ifndef _ZEPHYR_DTS_BINDING_MIMXRT758SGFOA_
-#define _ZEPHYR_DTS_BINDING_MIMXRT758SGFOA_
+#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGFOB_
+#define _ZEPHYR_DTS_BINDING_MIMXRT798SGFOB_
 
 #define IOPCTL_MUX(index, offset, mux)		\
 	((((index) & 0x7) << 15) |		\
@@ -153,13 +153,13 @@
 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
-#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
-#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
+#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
+#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -590,13 +590,13 @@
 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
-#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
-#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
+#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
+#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -798,6 +798,7 @@
 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
+#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -1051,7 +1052,6 @@
 #define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
 #define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
-#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
 #define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
@@ -1064,13 +1064,6 @@
 #define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
 #define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
-#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
-#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
 #define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
 #define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
 #define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
@@ -1105,6 +1098,7 @@
 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
+#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1167,6 +1161,7 @@
 #define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
 #define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
 #define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
+#define EZHV_PIO20_PIO3_4 IOPCTL_MUX(0, 100, 4) /* PIO3_4 */
 #define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
 #define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
 #define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
@@ -1556,13 +1551,6 @@
 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
-#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
-#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1917,28 +1905,28 @@
 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
-#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
+#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
-#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
+#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
-#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
+#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
-#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
+#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1971,14 +1959,14 @@
 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
-#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
+#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
-#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
+#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
@@ -1994,7 +1982,7 @@
 #define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
 #define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
-#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
+#define PDM_DATA0_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
 #define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
@@ -2002,7 +1990,7 @@
 #define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
 #define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
-#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
+#define PDM_DATA1_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
 #define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
@@ -2010,7 +1998,7 @@
 #define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
 #define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
-#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
+#define PDM_DATA2_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
 #define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
@@ -2018,7 +2006,7 @@
 #define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
 #define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
-#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
+#define PDM_DATA3_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
 #define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
 #define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */