O Problema tem por objetivo criar um projeto na linguagem de descrição de hardware Verilog,
onde simula uma máquina de café adequado para ser utilizado em um CPLD.
LuisMarioRC/PBL-Coffee-Machine
Folders and files
| Name | Name | Last commit date | ||
|---|---|---|---|---|
| Name | Name | Last commit date | ||
|---|---|---|---|---|