GitHub - Tehjo4/RTL-Exploration: Tried the basic sequential and combinational circuits on ModelSim for better understanding of the concepts

Name		Name	Last commit message	Last commit date
Latest commit History 1 Commit
2to1muxtj.v		2to1muxtj.v
2to1muxtj.v.bak		2to1muxtj.v.bak
4to1mux.v		4to1mux.v
4to1mux.v.bak		4to1mux.v.bak
Excess3.v		Excess3.v
Excess3.v.bak		Excess3.v.bak
add16.v		add16.v
add16.v.bak		add16.v.bak
add32.v		add32.v
add32.v.bak		add32.v.bak
add32_tb.v		add32_tb.v
add32_tb.v.bak		add32_tb.v.bak
bcdadd.v		bcdadd.v
bcdadd.v.bak		bcdadd.v.bak
bcdadd_tb.v		bcdadd_tb.v
bcdadd_tb.v.bak		bcdadd_tb.v.bak
counter.v		counter.v
counter.v.bak		counter.v.bak
d_flipf.v		d_flipf.v
d_flipf.v.bak		d_flipf.v.bak
demux.v		demux.v
demux.v.bak		demux.v.bak
dff.v		dff.v
dff.v.bak		dff.v.bak
jkff.v		jkff.v
jkff.v.bak		jkff.v.bak
mapper_16qam.v		mapper_16qam.v
mapper_16qam.v.bak		mapper_16qam.v.bak
mux_8_1.v		mux_8_1.v
mux_8_1.v.bak		mux_8_1.v.bak
pipo.v		pipo.v
pipo.v.bak		pipo.v.bak
piso.v		piso.v
piso.v.bak		piso.v.bak
qam256.v		qam256.v
qam256.v.bak		qam256.v.bak
sipo.v		sipo.v
sipo.v.bak		sipo.v.bak
siso.v		siso.v
siso.v.bak		siso.v.bak