AES - 128 using VHDL
Code gồm 6 file lớn bao gồm file Mux_data, De_mux_data, paralell_8_to_128, serial_128_to_8, sub_All_AES128op, inv_AES_128. Cuối cùng là file tổng Block_all2 kết nối các khối lại với nhau. Các file phụ của quá trình mã hóa và giải mã sẽ được để riêng.
Họ và tên: Võ Hoàng Giang MSSV: 20222123 Sinh viên năm 4 - Khoa Tự Động Hóa - Đại học Bách Khoa Hà Nội Đồ án 2: Thiết kế bộ mã hóa và giải mã thuật toán AES - 128 cho UAV trên FPGA Ngôn ngữ lập trình: VHDL Phần mềm sử dụng: Quartus 23.1 và Modelsim 13.0 Ngày tạo Project: 26/1/2026