RISCV-core

What I implemented

Name		Name	Last commit message	Last commit date
Latest commit History 3 Commits
ALU.sv		ALU.sv
FPU.sv		FPU.sv
README.md		README.md
UART.sv		UART.sv
bootloader.mem		bootloader.mem
core.sv		core.sv
decode.sv		decode.sv
execute.sv		execute.sv
mem_access.sv		mem_access.sv
memory.sv		memory.sv
reg_access.sv		reg_access.sv
serial_receive.sv		serial_receive.sv
serial_rx.sv		serial_rx.sv
serial_send.sv		serial_send.sv
serial_tx.sv		serial_tx.sv
uart_constraints.xdc		uart_constraints.xdc
wrapper_core.v		wrapper_core.v
wrapper_uart.v		wrapper_uart.v