Skip to content

Update rt700 parts from A0 to B0 #636

New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

Sign up for GitHub

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Open
wants to merge 2 commits into
base: master
Choose a base branch
from
+190 −225
Open

Update rt700 parts from A0 to B0 #636

Show file tree
Hide file tree
Changes from all commits
Commits
Show all changes
2 commits
Select commit Hold shift + click to select a range
2cc4c51
mcux: scripts: pinctrl: modify lpc_cfg_utils.py to adapt RT 3 digital…
lucien-nxp Jul 28, 2025
eda0d6c
dts: nxp: nxp_imx: update rt700 partnumber to B0
lucien-nxp Jul 28, 2025
File filter

Filter by extension

Filter by extension
Conversations
Failed to load comments.
Loading
Jump to
Jump to file
Failed to load files.
Loading
Diff view
Diff view
57 changes: 26 additions & 31 deletions dts/nxp/nxp_imx/rt/MIMXRT735SGAWAR-pinctrl.h → dts/nxp/nxp_imx/rt/MIMXRT735SGAWBR-pinctrl.h
View file
Open in desktop
Original file line number Diff line number Diff line change
@@ -1,13 +1,13 @@
/*
* NOTE: File generated by gen_soc_headers.py
* from MIMXRT735SGAWAR/signal_configuration.xml
* from MIMXRT735SGAWBR/signal_configuration.xml
*
* Copyright 2024, NXP
* Copyright 2025, NXP
* SPDX-License-Identifier: Apache-2.0
*/

#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_

#define IOPCTL_MUX(index, offset, mux) \
((((index) & 0x7) << 15) | \
Expand Down Expand Up @@ -153,13 +153,13 @@
#define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
#define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
Expand Down Expand Up @@ -464,13 +464,13 @@
#define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
#define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
Expand Down Expand Up @@ -570,6 +570,7 @@
#define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
#define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
Expand Down Expand Up @@ -855,6 +856,7 @@
#define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
#define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
#define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
#define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
#define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
#define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
Expand Down Expand Up @@ -1223,13 +1225,6 @@
#define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
Expand Down Expand Up @@ -1568,28 +1563,28 @@
#define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
#define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
#define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
#define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
#define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
Expand Down Expand Up @@ -1622,14 +1617,14 @@
#define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
#define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
#define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
Expand Down
74 changes: 31 additions & 43 deletions dts/nxp/nxp_imx/rt/MIMXRT798SGFOA-pinctrl.h → dts/nxp/nxp_imx/rt/MIMXRT735SGFOB-pinctrl.h
View file
Open in desktop
Original file line number Diff line number Diff line change
@@ -1,13 +1,13 @@
/*
* NOTE: File generated by gen_soc_headers.py
* from MIMXRT798SGFOA/signal_configuration.xml
* from MIMXRT735SGFOB/signal_configuration.xml
*
* Copyright 2024, NXP
* Copyright 2025, NXP
* SPDX-License-Identifier: Apache-2.0
*/

#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
#define _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_

#define IOPCTL_MUX(index, offset, mux) \
((((index) & 0x7) << 15) | \
Expand Down Expand Up @@ -153,13 +153,13 @@
#define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
#define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
Expand Down Expand Up @@ -590,13 +590,13 @@
#define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
#define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
Expand Down Expand Up @@ -798,6 +798,7 @@
#define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
#define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
Expand Down Expand Up @@ -1051,7 +1052,6 @@
#define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
#define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
Expand All @@ -1064,13 +1064,6 @@
#define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
#define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
#define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
Expand Down Expand Up @@ -1105,6 +1098,7 @@
#define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
#define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
#define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
#define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
#define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
#define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
Expand Down Expand Up @@ -1167,6 +1161,7 @@
#define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
#define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
#define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
#define EZHV_PIO20_PIO3_4 IOPCTL_MUX(0, 100, 4) /* PIO3_4 */
#define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
#define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
#define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
Expand Down Expand Up @@ -1556,13 +1551,6 @@
#define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
Expand Down Expand Up @@ -1917,28 +1905,28 @@
#define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
#define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
#define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
#define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
#define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
Expand Down Expand Up @@ -1971,14 +1959,14 @@
#define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
#define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
#define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
Expand All @@ -1994,31 +1982,31 @@
#define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
#define PDM_DATA0_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
#define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT3_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
#define PDM_DATA1_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
#define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT3_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
#define PDM_DATA2_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
#define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
#define PDM_DATA3_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
#define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
Expand Down
Loading